Block processing device

Publication number: CN1396748 Publication date:

2003-02-12

Inventor: HARUTA KAGANOI (JP): TAKESHI SHIZUME (JP):

YASUYUKI IKUGAI (JP) NIPPON ELECTRIC CO (JP)

Applicant: Classification:

- international: H04L12/46; H04L12/56; H04L12/46; H04L12/56; (IPC1-

- European: H04I 12/56C

Application number: CN20021019229 20020309 Priority number(s): JP20010210161 20010711

7): H04L12/56


Also published as:

US7095742 (B2) US2003012198 (A1) JP2003023437 (A) CA2375397 (A1)

Report a data error here

Abstract not available for CN1396748 Abstract of corresponding document: US2003012198

A packet receiving circuit 11 splits the packet received from a transmission channel 1 into a fixed length of cells and outputs the cells, a search key extracting circuit 12 extracts a predetermined search key from the abovementioned cells, a CAM 13 performs retrieval based on the above-mentioned search key and outputs a memory address corresponding to the search key, a matching entry address receiving and associative data address transmitting circuit 14 calculates the memory address of an associative data memory 15 based on the abovementioned memory address and outputs the information stored in the associative data memory 15 as associative data, a search result (associative data) receiving circuit 16 receives the above-mentioned associative data and performs header updating and destination address of the above-mentioned cells, and a packet transmitting circuit 17 outputs the abovementioned cells in the form of a packet to a transmission channel 2.



Data supplied from the esp@cenet database - Worldwide



[12] 发明专利申请公开说明书

[21] 申请号 02119229.4

[43] 公开日 2003年2月12日

[11] 公开号 CN 1396748A

[22] 申请日 2002.3.9 [21] 申请号 02119229.4 [30] 优先权

[32] 2001.7.11 [33] JP [31] 210161/2001

[71] 申请人 日本电气株式会社

地址 日本东京都

[72] 发明人 加贺野井晴大 镇目大 生贝康行


[74] 专利代理机构 中国专利代理(香港)有限公司 代理人 陈 霁

权利要求书2页 说明书9页 附图7页

[54] 发明名称 分组处理装置

「57] 摘要

本发明披露了分组处理装置,其中分组接收电路 11 把从传输信道 1 接收的分组分成固定长度的信元和输出该信元、检索关键字是取电路 3 是 上 上 社 检索 关键字 5 C AM13 基 2 上 上 社 检索 关键字 5 C AM13 基 2 上 上 述 检索 地 址 ; 匹配入口地址接收和相关数据地址发射电路 14 基于上 述 存储器地址计算上述相关数据存储器 15 的存储器地址计算上述相关数据存储器 15 的存储器地址和输出作为相关数据的存储在相关数据存储器 15 中的信息,检索结果(相关数据)接收电路 16 接收上述相关数据和行上述信元的首部更新和目的地址,和分组发射电路 17 输出上述分组形式的信元到传输信道 2 。



- 一种分组处理装置,用于在从所述传输信道接收的所述分组上执行目的地址之前输出分组到传输信道,它包括:
- 分组接收装置,用于输出经由上述传输信道以定长的拆分信元形式接收的 分组。

检索关键字提取装置,用于从上述分组接收装置接收的上述信元中提取预定的检索关键字。

CAM,用于基于通过上述检索关键字提取装置提取的上述检索关键字执 10 行检索和输出对应于上述关键字的存储器地址。

相关数据存储装置,用于至少存储目的地址信息和输出存储在输入存储器地址价信息。

相关数据读取装置,用于基于从上述 CAM 中接收的上述存储器地址计算 上述相关数据存储装置的存储器地址和把存储器地址供给上述相关数据存储装 15 置。

目的地址装置,用于基于通过上述相关数据存储装置读取的上述相关数据 存储装置的信息,执行特殊信元的目的地址,和

分组发射转置,用于把从上述目的地址转置接收的信元送回到分组和输出 分组到上述传输信道.

其中所述分组接收装置、检索关键字提取装置、CAM、相关数据存储装置、相关数据读取装置、目的地址装置和分组发射装置执行一个流水线处理。

- 2. 按照权利要求 1 的分组处理装置,其中所述分组接收装置、检索关键字提取装置、CAM、相关数据存储装置、相关数据读取装置、目的地址装置和分组发射装置的每一级的持续时间被设置在不超过输入到所述分组接收装置25 的分组的到达时间间隔内。
 - 3. 按照权利要求 2 的分组处理装置, 其中所述分组接收装置、检索关键字提取装置、CAM、相关数据存储装置、相关数据读取装置、目的地址装置和分组发射装置的处理时间被设置为不紹过每一级的特纯时间。
- 按照权利要求 3 的分组处理装置,包括维护装置,用于在所述级的空
 30 闲时间期间执行至少上述 CAM 或相关数据存储装置之一的维护。

- 5. 按照权利要求 1-4 中至少一个的分组处理装置,包括缓冲器装置,用 于在上述传输信道和上述分组接收装置之间和在上述传输信道和上述分组发射 装置之间的定时调节。
 - 6. 按照权利要求 1-5 中至少一个的分组处理装置,包括运算处理装置,
- 5 用于在至少一个到上述分组接收装置的随后步骤或一个到上述分组发射装置的 前述步骤中执行关于上述信元的预定处理。

02119229.4

5

背景技术

本发明涉及一种分组处理装置,用于在路由器等中执行一个分组目的地址处 理等。

分组处理装置已经使用在路由器等中,用于执行一个分组目的地址处理等。 按照惯例,当需要和通过软件处理时,分组处理装置提供执行一种分组目的 10 地址处理等。一种 OOS 信息的解法或一种分组标题的新处理的方法。

但是快速处理不能通过软件处理执行分组目的地址处理等的方法加以执行。 因此,一种通过硬件配置的实现方法被认为解决了上述问题。

然而,在通过软件执行目的地址处理的情况下,例如用于执行一个分类以通过一个多字段识别分组流的多字段(Multi Field)分类表的多个查阅表、一个用5 于执行前向具有意识的流的流目的地址表等,必须被建立,用于处理多协议或多层。同时,提供仅仅用于执行每一个上述独立地处理的电路或表的配置引起电路刻度扩大的问题。

发明的概述

本发明的一个目的是提供一种具有简单的结构能够快速地执行一个分组目 20 的地址处理的分组处理装置。

按照本发明,一种同于执行从传输信道中接收的分组目的地址和输出上述分组到上述传输信道的分组处理装置包括:

分组接收装置,用于输出经由上述传输信道以定长的拆分信元形式接收的分 组。

25 检索关键字提取装置,用于从上述分组接收装置接收的上述信元中提取预定的 检索关键字。

内容寻址存储器(举例来说,下文中作为 CAM 提到),用于基于上述检索关键字提取装置提取的上述检索关键字执行检索和输出对应于上述关键字的存储器地址,

30 相关数据存储装置,用于存储最少的地址信息和输出存储在输入存储器地址的

至太阳时间期间现功,在少一个上述 CAM 或相关数据存储装置的维护。 而且, 分组处理装置可以这样构成。以使其包括缓冲器装置,用于在上述传馆同主线中被比较上球道前面支援装置的设置,可由于在上述传输自由的主义。

此外, 分组处理装置可以这样构成。以使其包括维护装置, 用于在上还级的构成。以便设置其独于每一级的特殊们。

同时,上述分组接收装置、检索关键与提取装置、CAM、相关数据存储转 25 置、相关数据读取装置、目的地址装置和分银发射装置的处理时间可以被这样

置。 同时,上述分组接收装置、检索关键字提取装置、CAM、相关数据存储装

07.

。對立我水流个一下來置麥根或此代

信息, 相关数据读取装置, 用于基于从上述 CAM 中接收的上述科徐器地址计算上述 相关数据读取转替 "用于基于从上述 CAM 中接收的上述相关数据存储装置,用于基于通过上述相关数据读取器读取的上述相关数据存储

页6/2版 計 侧 號

10

定时调节。

此外,分组处理装置可以这样构成,以使其包括运算处理装置,用于在至少一个到上述分组接收装置的随后步骤或一个到上述分组发射装置的前述步骤中 执行关于上述信元的预定处理。

附图的简述

- 图 1 是与本发明第一实施例有关的分组处理装置的框图:
- 图 2 是与本发明第一实施例有关的分组处理装置的时序图;
- 图 3 是与本发明第二实施例有关的分组处理装置的框图;
- 图 4 是与本发明第二实施例有关的分组处理装置的时序图:
- 图 5 是与本发明第三实施例有关的分组处理装置的框图:
- 图 6 是与本发明第四实施例有关的分组处理装置的框图;
- 图 7 是与本发明第五实施例有关的分组处理装置的框图。

优选实施例的详细描述

图 1 是与本发明第一实施例有关的分组处理装置的框图。例如可应用第一实 15 施例的分组处理装置的设备之一是路由器。

在图 1 中, 11 表示一个作为分组接收装置的分组接收电路, 12 表示一个作为检索关键字提取装置的检索关键字提取电路, 13 表示能够流水线检索的一个CAM, 14 表示一个作为相关数据提取装置的匹配入口(Matching Entry)地址接收和相关数据地址发射电路、15 表示一个作为相关数据存储装置的相关数据存储。器、16 表示一个作为目的地址装置的检索结果(相关数据)接收电路,和 17表示一个作为分组发射装置的分组发射电路。并且上面提到的每一个元件都是由硬件构成的。

顺便说一句,CAM13 不但具有存储功能,而且具有检索功能。当同样的数据作为预先存储在 CAM 中的数据被输入到 CAM13 时,CAM13 输出数据被存 35 储的 CAM13 的地址。CAM 能够 LPM (最长标头匹配)检索和各种比特宽度的检索和能够快速的执行与检索关键字的比特宽度和种类无关的检索。另外,因为 CAM 具有能够执行检索而不会招致降低的特征,当存储在 CAM13 中的数据增大时,即使在数据量变得更大的情况下,快速检索也是可能的。

另一方面,在相关数据存储器中存储地址信息、分类信息等分组。

30 顺便说一句,分组接收电路 11、检索关键字提取电路 12、匹配入口(Matching

02119229.4 说明书第4/9页

Entry)地址接收和相关数据地址发射电路 14、检索结果(相关数据)接收电路 16 和分组发射电路 17 构成作为分组处理装置的分组处理部分 10。

分组接收电路 11 接收一个可变长度的分组,例如一个 IP (网际协议) 分组, 同时输出固定长度的拆分信元形式的信号,例如 ATM (异步传输模式) 信元。 5 下文中,从分组接收电路 11 输出的信号称作信元。

通过 n 时钟流水线的每一级,从分组接收电路 11 输出的信元被处理转接到分组处理装置的每一个元件的每一级(分组接收电路 11, 检索关键字提取电路 12、CAM13、匹配入口(Matching Entry)地址接收和相关数据地址发射电路 14、相关数据存储器 15、检索结果(相关数据)接收电路 16 和分组发射电路 17)。

因为 IP 分组的地址信息和 QOS 的信息在多数情况下存储在首部部分。如果 尺寸大于信元的分组被输入到分组接收电路 11 和分组被分成多个信元以从分组 接收电路 11 输出,仅仅第一到达信元在每一级处理,第二到达的和其后到达的 信元没有特殊的处理。因此,后来的处理仅仅执行在第一到达信元,同时流水 线的每一级被转接而不需要处理其它随后的信元。

10

首先,检索关键字提取电路 12 从分组接收电路 11 接收的信元中提取一个所需的检索关键字。下一步,通过输入上述检索关键字到能够流水线检索的CAM13,检索在CAM13 中被执行。顺便说一句,检索关键字是用于解决传送分组的目的地和分类详细传送的分组种类的关键字。同时如果是 IP 分组,例如标题的目的地址的字段、发送器的地址、协议类型、服务类型等作为检索关键20 字被使用。

基于从检索关键字提取电路 12 输入的检索关键字, CAM13 执行检索处理, 同时输出一个 CAM13 的存储器地址(存储检索关键字的 CAM13 的存储器地址), 作为检索的过程它是间歇处理的。

匹配入口(Matching Entry)地址接收和相关数据地址发射电路 14 接收来自 25 CAM13 的上述存储器地址,和计算相关数据存储器 15 的存储器地址,其中基于去连接 CAM13 的地址和相关数据存储器 15 的地址的规则,来自上述存储器地址的实际相关数据被存储。

然后,通过把存储器地址从匹配入口(Matching Entry)地址接收和相关数据地址发射电路 14 给到相关数据存储器 15,实际相关数据就可以从相关数据存储器 30 15 获得。换句话说,相关数据存储器 15 输出从匹配入口(Matching Entry)地址接

收和相关数据地址发射电路 14 输入到检索结果(相关数据)接收电路 16 的存储在上述存储器地址上的数据(相关数据)。

基于上述相关数据,检索结果(相关数据)接收电路 16 执行所需首部更新和关于分组(直接是信元)的目的地址,同时输出分组到分组发射电路 17。分 组发射电路 17 合并多个通过分组接收电路 11 分解的信元成一个分组,并输出跟新的分组到网络。

当保持没有拥挤的速度时,通过提供n时钟在不太大于分组最短到达时间间隔(等于定长的信元尺寸)的一个值上配置的流水线级,在来自分组接收电路11经过本发明构成的流水线的分组成功的到达的情况下,分组处理成为可能。

在具有提供的 n 时钟流水线的每一级, 在检索关键字提取电路 12 和 CAM13 中不仅每个分组的一个检索处理, 而且每个分组的多个检索都成为可能。同时可以获得不但一个, 而且多个与分组有关的用于执行处理的信息。

此外,通过在稍高于从分组接收电路 11 实际到达的分组具有的速度上操作上述流水线配置,流水线过程的每一级可以提供有周期性的空闲时间。同时通 15 过在附图中未示出的维护装置,使用上述空闲时间,存储在 CAM13 中的数据的维护例如审查、跟新等都可以被执行。

图 2 是在图 1 中所示的分组处理装置的时序图。为了简化这种叙述,三个信元成功到达的情况在图 2 中描述。同时,流水线的时钟周期(每一级的时钟号 n)被假定为八个时钟。整个处理包括由标记 11 到 17 表示的 7 个流水线级。标记 20 11 到17 中的每一个描述了具有与图 1 中所示分组处理装置的元件标记相同的元件的处理,换句话说,就是从分组接收电路 11 到分组发射电路 17。下文中,参照图 1 和图 2 详细地的描述本发明第一实施例的操作。

分组接收电路 11 经由传输信道 1 从网络接收分组,同时输出由接收的分组 分成的定长信元。在本发明中,上述信元的每一个都具有八个时钟的长度。通 25 过下文中的八个时钟流水线,上述信元被处理以转接到从检索关键字提取电路 12 到分组发射电路 17 的每一级。

当接收分组时,首先,分组接收电路确定何种类型的分组被检索和什么是所需的检索关键字,作为按照分组类型的分类方法,在 P 分组被包裹的以太网中,通过在以太网的首部确定字段(有效载荷类型),作为一个 P 分组的分组类型 60 被分类。同时作为检索关键字,例如在作为上述提及的 P 分组的情况下,提供

页6/9號 驻 66 39 02119229.4

贵且而,种一界贵国小 SI 稻里界贵干麴夫案龄, 土浆一每诏些攻订成五, 为因 本, G一说更测。令能滚剑个一出给来 EIMAD 医早野头滚剑五土出僻过逝时 同 , 子野天家龄个一阳需也邓野中六引从 SI 稻里邓野干野天家龄 , む一1 。等壁类条则,壁类次位,址此阳器麸炭,均罕址此阳目阳暗首译

派友欣歡以下量獎的聚的野级行姓 21 器申邓斯罕野关索剑以祝, 欣歡的类样家 龄长因。\$\text{\$\alpha\$}\$\text{\$\ 个八阳大量阳梁一畤时个八共毙代引士权,中胆灵本还) 梁一合武土以帏一俎 表明论述的前提是 CAM13 能够执行检索,换句话说,检索响应每一个时钟。

付用 m 过赴环味, 字野关系给阳 SI 础即艰躬字题关表敛目来劝赞 €IMAO 。大里阳置致以 μ π 矮性萷鸭和髮水

於財斗樂五土则,索益神差所其上 ≤1 炎野政阳 ≤1 為財鬼子妻夫索針五果以 。21 器酚芬諾埃夫斯哇谷北地郡쨫夫耶野书 (北地郡獎夫斯) 北地的 21 器酚钋 **郡竣关타阳邿竣关타闷采酚秆巢七少址此五土邓薮 4Ⅰ 稻里棣式址此翓琰关타**咻 Entry)地址接收和相关数据地址读机电路 14。Lall (Matching Entry)地址接收 gmidzieM)口人通则性此此送读间靿,/ 果語的索盒间时卖帮的(殘然自:m) 10

器勒齐热戏关时呼味野业出解此此热戏关时馆 41 稻唐根贫业此路戏关时味劝 SAM13 的检索关键字传送处理、从CAM13 到匹配入口(Matching Entry)地址接 底 SI 稻申邓戡字额关索剑从栏,北此苗拨关卧丞上干基, 6一说到测 。夏重斑泫岱小一每十

稻即劝势(苏娥关肺)果詫滚剑 , 苏琰关脐丸土七基74间 , 61 稻即劝赞 (苏琰夫 (財) 果設索盆候出館 čī 器都至那獎美財从那獎美財的將聚果認的索公式引

突以个裁唆关卧给插代外去孙兜声裁唆关卧杆を并合达通以而野处的需刑加同 , 阳岚宗以后县野业阳部废关卧阳影形中果韵滚剑个一部五十四闸侧, 阳底影以 57 [n县出港戏关脉性そ代因,出於中 SI 稻里邓野干野关滚敛五令路滚敛性送果政 · (D一克更)则。此此的目的() () 一克更)则。此此时目的() () 上於 () 於 (

, <u>跟代个一流</u>游元計二葉昨一葉果成时间, 竣一每去底的成刻元計个三, 中 2 图 좌。路网呼出爺2 並計齡卦由经 ГI 器申捷发胜代从胜代的禘更个一, 司是 °W

取电路 12 的级上。同时如果信元不是第一个到达,则上述处理不被执行,同时 每一个流水线被转转。

如上所述,涉及第一实施例的分组处理装置是一种特别用于执行从传输信道 接收的分组目的地址的分组处理装置,和输出上述分组到上述传输信道,包括:

分组接收电路 11,用于输出以定长的拆分信元形式经由传输信道 1 接收的 10 分组,

检索关键字提取电路 12, 用于从上述分组接收电路 11 接收的上述信元中提取预定的检索关键字,

CAM13,用于执行基于通过上述检索关键字提取电路 12 提取的上述检索关键字的检索和输出对应于上述关键字的存储器地址,

相关数据存储器 15. 用于存储最小的地址信息和输出存储在输入存储器地址的信息。

匹配入口地址接收和相关数据地址发射电路 14,用于基于从上述 CAM13 中接收的上述存储器地址计算对应于上述 CAM13 的存储器地址的上述相关数据存储器 15 的存储器地址和把存储器地址供给上述相关数据存储器 15.

检索结果(相关数据)接收电路 16,用于基于通过上述匹配入口地址接收 和相关数据地址发射电路 14 读取的上述相关数据存储器 15 的信息,执行特殊 信元的目的地址,和

分组发射电路 17, 用于通过合并来自检索结果接收电路 16 的信元来产生分组, 和输出分组到上述传输信道 2。分组处理装置的特征在于上述分组接收电路 11、检索关键字提取电路 12、CAM13、相关数据存储器 15、匹配入口地址接收 和相关数据地址发射电路 14、检索结果接收电路 16 和分组发射电路 17 执行一个流水线过程。

当保持没有拥挤的速度时,通过提供n时钟在不太大于分组最短到达时间间隔(等于定长的信元尺寸)的一个值上配置的流水线级,在来自分组接收电路11 经过本发明构成的流水线的分组成功的到达的情况下,分组处理成为可能。

因此,本发明的分组处理装置可以应用的,例如用到高速路由器的转发引擎。

同时在具有提供的 n 时钟流水线的每一级,在检索关键字提取电路 12 和 CAM13 中不仅每个分组的一个检索处理,而且多个检索处理也是可能的,同时不但相对于一个分组的一个而且多个处理可以被执行或相对于一种被分配给通 讨多个检索获得的优先权的相关数据的处理也可以被执行。

此外,通过在一个 CAM13 中建立多个表,在一个电路中的控制和检索成为可能,这归因于电路的按比例缩小。

图 3 是涉及本发明第二实施例的分组处理装置的框图,同时它的附图标记与 图 1 中的附图标记相同。同时图 4 是显示图 3 示出的分组处理装置的时序图。

与上述第一实施例不同的第二实施例包括一个作为缓冲器装置的用于调节 处理的时序的输入缓冲器 18,它输出接收的分组到分组接收电路 11,和一个作 为缓冲器装置的用于调节处理的时序的输出缓冲器 19,它输出从分组发射电路 17 接收的分组。

在第二实施例中,从分组接收电路 11 到分组发射电路 17 的流水线级具有一 15 个短于输入分组到输入缓冲器 18 的周期和从输出缓冲器 19 输出分组周期的周期。因此,输入缓冲器 18 和输出缓冲器 19 被建立,用于执行在传输信道 1 和 2 之间发射的分组周期的调节和在分组处理装置中时序的处理。

因此,免除任何种类的处理空闲时间(图 4 中的 M)可以被提供在分组处理装置中,通过与外部到达分组的周期相比缩短在分组处理装置中的流水线周 20 期。同时,不需要任何复杂的冲突控制,上述的空闲时间可以被利用执行存储 在 CAM13 或相关数据存储器 15 中的数据的更新。

图 4 是一个时序图的实例。换句话说,输入到输入缓冲器 18 的信元周期和 从输出缓冲器 19 输出的信元周期彼此是相同的,同时从分组接收电路 11 到分 组发射电路 17 的流水线处理被执行在输入到输入缓冲器 18 的信元周期和从输 25 出缓冲器 19 输出的信元周期的五分之见个周期内。

因此,即使信元在输入缓冲器 18 和输出缓冲器 19 的周期内成功的到达的情况下,免除任何种类的处理的一级确实提供有相对于分组接收电路 11 到分组发射电路 17 的一级的五分之一周期。

图 5 是涉及本发明第四实施例的分组处理装置的框图,同时它的附图标记与 30 图 1 中的附图标记相同。 在与上述第一实施例不同的第三实施例中在分组接收电路 11 和检索关键字 提取电路 12 之间提供一个算术处理电路 110。

尽管当可变长度的分组被接收时,上述第一和第二实施例被这样安置以使仅仅处理一个第一到达信元,一种可能性出现了,其中所有的分组必须执行预定的算法,例如在路由器等中分组的加密。因此,提供算术处理电路110,其中不仅相对于第一到达信元,而且相对于其它信元的一个预定的算术处理被执行。作为关于分组的一个预定算法处理的实例,在以太网分组的末端的执行帧检验序列的处理被命名。这样,处理在所有可变长度的分组上执行算法处理的结果是可能的。

10 图 7 是与本发明第五实施例有关的分组处理装置的框图,同时它的附图标记与图 1、3、5、6 中的附图标记相同。

第五实施例的配置包括从第二实施例到第四实施例的所有元件,因此不需要任何复杂的冲突控制就可以执行 CAMI3 和相关数据存储器 15 的维护。

另外,因为上述第三实施例到第五实施例具有提供的算法处理电路 110,用 于至少在到分组接收电路 11 的一个随后步骤和到分组发射电路 17 的先前步骤 上,通过执行关于信元的一个预定处理,在所有分组上执行一个预定处理(例 如,保密的处理或 FCS 的包括),在更新标题信息之后当接收或执行一个关于所 有分组的一个预定算法处理时执行一个相对于分组的特殊的算法处理成为可 能。

20 按照本发明,分组目的地址等的处理可以使用简单的结构快速的执行。






图 1





图




图 4

